MIPS
MIPS architecture，为Microprocessor without Interlocked Pipeline Stages的缩写，是一种采取精简指令集（RISC）的处理器架构
Assembly language
汇编语言
MIPS architecture，为Microprocessor without Interlocked Pipeline Stages的缩写，是一种采取精简指令集（RISC）的处理器架构
汇编语言
Copyright © 2019- bangwoyixia.com 版权所有 湘ICP备2023022004号-2
违法及侵权请联系：TEL:199 1889 7713 E-MAIL:2724546146@qq.com
本站由北京市万商天勤律师事务所王兴未律师提供法律服务