基板设计注意点
■ DDR-SDRAM 高速BusLine
1.1 Layout基本式样 ＜信号群的定义＞ ZR39780 Group Name Clock Data Address、Controle Reference Voltage电源 IC电源 Signal Name DDR*CLK+，DDR*CLK- DDR*DQ［］，DDR*DQS［］，DDR*DQM［］ DDR*A[]，DDR*BS［］，DDR*RAS-，DDR*CAS-，DDR*CKE，DDR*WE-, DDR*ODT VREF 1.8V (D1.8V_DDR) ※请确认走线名称。（不是完全一致。） ＜配线式样＞ ZR39780_T16_L6 １）信号线 配线层：１层or 4层，配线宽度：0.12mm 串联电阻配置：近控制器IC处 ①配线长度尽量短 ②一对信号线的信号间距0.12mm。 ③各个信号线误差在1mm以内等长。 ④尽量不要使用过孔。而且如果使用个数要相同。 ⑤设置GND屏蔽铜皮。 ⑥CLK+和CLK-の配线长度差0.127mm以内 ⑦跟其他的线路的距离0.635mm以上 配线层：１层or 4层，配线宽度：0.12mm 串联电阻配置：控制器和存储器的中间 ①跟DQS的线路长差，误差在35[p-sec]以内。 ②DQS和其他的配线间隔在0.635mm以上 ③最好不要使用过孔，如果使用，每跟信号线要在2个以内。 ④配线长度尽量短。（40mm以内为目标） ＊数据线和控制IC的各个PIN可以相互交换、通过NET变更使连线容易。（例如：控制IC的DQ[0]端子和存储器IC的DQ［3］端子可以接连） 配线层：没有要求，配线宽度：0.12mm 串联电阻配置：近控制器IC处 Ｃ．ADDRESS CONTROL ①与CLK的配线长差±5mm以内。（CLK为基准） ②等长分叉线路误差1mm以内。 ③CLK+, CLK-, DDRA[*], BS, RAS-, CAS-, WE-也75[p-sec] 作为以内的线路 ※此处规定配线长是指Electrical net的配线长。 ※排电阻如果是同一个群内的信号，可以进行pin交换。 ※不设置ＩＣＴ焊盘。 ２）REFERENCE电压 VREF 配线层：没有要求，配线宽度： 0.5mm以上 ①旁路电容最近配置。 A．CLOCK B．DATA
②不能与信号线干涉。（边缘间隔0.3mm以上） ３）IC電源 ①3层配置为电源的大片铜皮。 ②设计为把ＤＤＲ相关信号都包起来的形状。 （ＤＤＲ各信号不要从1.8Ｖ的大片地漏出。） ③邻接层中，不要包含其他的回路信号。 ④旁路电容配置在与存储ＩＣ同层的附近。 ⑤旁路电容按照：电源端子 →旁路电容 → ＶＩＡ（电源plane）的顺序配线。 ※1.8V电源尽可能与存储器在同一连线上。 ①２层为大片的ＧＮＤ面。 ②１，４侧的空隙设计为ＧＮＤ面。 ③存储器IC之下的一层尽可能设计为GND面。 ④VIA集中地方的面不要断掉。 （DRC「面的分断」为疑似错误。） Ａ．1.8Ｖ (D1.8V_DDR) ４）GROUND Ａ．ＧＮＤ ※控制IC端子的B面可以配置贴片部品。
■ 其他重要回路 ■ HDMI回路的配线
・TMDS线(BCLK+,BCLK-B0+,B0-B1+,B1-, B2+,B2-
CCLK+,CCLK-, C0+,C0-, C1+,C1-, C2+,C2- HDMI0_CLKN,CLKP, D0N,D0P, D1N,D1P, D2N,D2P HDMI1_CLKN,CLKP, D0N,D0P, D1N,D1P, D2N,D2P） 由于是高速差动信号，所以必须要等长配线。 ・ 「+,-」「N,P」各自要成对配线。 ・ 只在1层配线。（禁止使用过孔） ・ 不要配置ICT焊盘、FCT焊盘，因为要配合差动线阻抗。 ・ 在走TMDS线的地方，第2层设计为大片的GND。 （禁止将面分断）
组内间距 铜铂宽度 G N D 与其他铜薄间距 差動信号 差動信号
・ 如上图：走线宽度、走线之间的间距如下値。 走线宽度 ： 0.30mm 组内间距 ： 0.15mm （根据差动阻抗计算可适当调节走线宽度和间隔） 差动阻抗 ： 80Ω设计 与其他铜箔间距 ：一般为“走线宽度”的2倍 ・ 从BGA引出的部分如下式样。 走线宽度 ： 0.12mm 走线间隔 ： 0.12mm （根据BGA不同可以放宽要求为 0.1mm，0.1mm）
・串联在HDMI信号线上的增加差动阻抗的电阻要配置在HDMI端子近处。
■晶振
・ X5500周边回路的GND要与其他回路的GND分离，且与IC的GND一点连结。 关于晶振端子的走线，晶振与IC的OUT侧的pin之间的走线要最短。
X5500-IC5500_U25pin
■高频头周围回路
・TUNER的GND必须要有过孔。
如果与大片的地连结的话，不容易导热会出现「焊接困难」・「焊接不上」等问题，所以用热焊盘。 ・ 高频头A6100附近的部品配置
在回路图上配置在高频头周围的部品(C,L,RB)要配置在高频头的附近。 但是，要与pin有4mm的间隔。
理由：TUNER维修拆卸时，如果PIN附近有部品的话，难于作业，
所以高频头的下面尽可能设计为大片的地，并且GND不要分断。
・IF信号： IF_OUT1, IF_OUT2
IF信号为最短距离的大片布线（面配线），尽可能走线要宽。 （线宽1mm以上）
两条线路尽可能的平行引出，并等长配线。
必须要将走线弯曲时，不要直接弯曲90°，而是可以通过Ｒ等，分两次45°弯曲。 尽可能的配置在第1层，如果比较困难，也可以配置在第4层。 但是VIA要选用GND用的大型的，并且数量在两个走线中要相同。 （不要通过内层）
要用大片的GND包起来。
IF OUT1, IF OUT2之间不要交叉配置。 GND, 电源以外的信号不要与IF信号交叉。
■模拟回路
模拟信号要用GND包起来。
配线宽度以及包的线的宽度为0.3mm。
・模拟音声信号 ： DM_L,DL_R,SWDAD-L,SWDAD-R
・混合图像输入信号 ： AV2_Y,AV2_PB,AV2_PR, AV3_Y,AV3_PB,AV3_PR ・模拟图像号 ： 名字为AV1_Y, AV1_C, AV1_CVBS, TV_V, VFE_*的信号 Q5800～Q5803周边回路(图像输出输入相关、LPF)配置在IC5500附近。 ・SIF信号 ： SIF_OUT
■要注意信号线
・LVDS信号回路：TX******
LVDS信号线的线宽、走线的间隔如下。
・ 走线宽度、走线之间的间距如下値。 走线宽度 ： 0.15mm 组内间距 ： 0.15mm
（根据差动阻抗计算可适当调节走线宽度和间隔） 差动阻抗 ： 100Ω设计 与其他铜箔间距 ：一般为“走线宽度”的2倍 ・ 从BGA引出的部分如下式样。 走线宽度 ： 0.12mm 走线间隔 ： 0.12mm （根据BGA不同可以放宽要求为 0.1mm，0.1mm）
线宽 0.2mm、走线间隔0.15mm
使用1层或者4层，进行等长配线，并且VIA数量也要相同。
与LVDS信号相邻的区域不要切换，须配置为大面积的地（GND_LVDS）。 ・ CLK信号： *CLK*, *CK* 用GND包起来。
・I2C, UART pass信号： I2C****, UART**** 两条线相邻配置，并且两侧用地包起来。
■USB信号的布线
・ 走线宽度、走线之间的间距如下値。 走线宽度 ： 0.15mm 组内间距 ： 0.15mm （根据差动阻抗计算可适当调节走线宽度和间隔） 差动阻抗 ： 90Ω设计 与其他铜箔间距 ：一般为“走线宽度”的2倍 ・ 从BGA引出的部分如下式样。 走线宽度 ： 0.12mm 走线间隔 ： 0.12mm （根据BGA不同可以放宽要求为 0.1mm，0.1mm） ・ 要等长布线 走线宽度 ： 0.12mm 走线间隔 ： 0.12mm （根据BGA不同可以放宽要求为 0.1mm，0.1mm）
GND1 D+ GND3 GND4 GND5 D- GND2 NG
OK BEST
■ 电源LINE
最低宽度、0.5mm，确保1mm以上。
主干部分的最小走线宽度如下：(原则上，1A的电流对应大于1mm的线宽。) ・ GND的定义 ・Digital系
GND_D ： Digital系MAIN GND GND_LVDS2 ： LVDS系 GND ・Analog系
GND_A ： Analog系MAIN GND GND_FLM ： frame GND GND_TU ： TUNER系GND
GND_TUFLM ： TUNER frame系GND
・Analog GND系(GND_A)和 Digital GND系(GND_D)配置时，在各层不要重叠。
与主IC连结的Analog GND(GND_A)和 Digital GNG(GND_D)在内层・外层都不要重叠配置。 外围5mm的部分尽可能在、A/B面都配置为frame GND_FLM。 ・GND上要设置过孔。
・对于用来包跨越不同电位（GND）回路的边缘的GND，在GND变化的时，「包起来的GND」也需要变更。并且，在包起来的GND的分割线上，必须要配置过孔。
■部品配置
・ 开发用部品的配置
配置在A面，但位置没有特别指定。（没有必要配置外围）
・ 与各插座直接连结的电感、磁珠或零欧电阻配置在连接器的附近。
且与之连结电容的GND側尽可能的用很大的GND铜箔。 ・ 追加各插座的pin1与最后pin的pin番号。
・ IC5500, IC5700, IC5720(BGA)周边的dead space
A面侧 周围 3mm：比较低的贴片部品（1608等贴片部品）
A面侧 周围5mm：比较高的部品（晶振、电解电容、连接器等） 但是，电解电容前后方向：7mm 左右方向：5mm
(与基板紧密相贴的电解电容为7mm，维修？) （B面侧无dead space）
・ 排阻配置在A面。 ・ 一般性要求
・ 层构成 四层 A面回流焊 B面波峰焊
L1 信号层 L2 GND层 GND L3 VCC层 VCC、GND L4 信号层 此层尽量保持地的完成性
L2, L3一般禁止走信号线，特殊的时候可以走L3电源层 ・ 最小铜箔宽度
1 一般信号 BGA连出的信号为0.10mm、基本的是0.15mm 2 时钟：NET名 *CLK* 0.3mm 3 电源 0.5mm IC引出部分0.3mmOK 4 GND 0.5mm IC引出部分0.3mmOK
・ BGA引出的部分根据BGA脚间距不同画线宽度可适当变细：0.10mm、間隔：0.10mm也OK・ VIA直径
BGA Chip周围： 直径0.25mm的过孔可以使用 BGA Chip以外的地方： 使用直径为0.30mm的过孔
・ 直插电解电容以相同极性的方向排列，尽量保持在两个方向以内
（理由： 为了提高自插的效率，提高工程作业的精度） ・ DIP和AI方向配置
③（DIP） ③（自挿） ④ ＋ － or ＋ － ⑤電解電容
■ 部品配置困难的情况 ・减少、移动部品禁止区域 ・减少部品（基本是比较困难） ・扩大基板面积
本基板由于部品配置会导致性能出现差异，所以一定要按照注意事项进行基板设计。 ・ 部品方向：立式直插电解电容极性要一致（「负极」为Y座标轴 +侧） ・ 「立式直插部品的直插定位孔」周边，可以配置贴片部品。 ・ DIP面的拖锡焊盘
为了B面焊接方便，请追加托尾焊盘。 特别地，三极管、二极管必需追加。
根部不可，容易连焊 拖尾焊盘 焊盘拉长 （R、L、C、Q、D…） OK OK 根部不可 ・ ・
大型电容需配置空气孔 （直径10mm以上的电解电容） 紧贴在基板上的电解电容必须打空气孔。 空气孔直径为 0.8mm，设置在电容中心部位。
配置在Ｂ面的CHIP部品只能是C,R,TR,L(2012种类), IC(0.8mmpitch以上)，请检讨布线模式。
配置在B面波峰焊的电阻，预定采用无铅焊锡，请尽量并列设置。 （针对DIP方向，电阻、贴片电容需要垂直配置） 排阻请不要配置在B面。
在B面配置IC时，方向是指定的，请注意。
・ 为了加固铜箔， BGA的PIN、过孔等请进行如下加固（泪滴处理）。
加固铜箔
■屏蔽罩
・屏蔽罩边缘处尽可能设置为GND（A、B面同） ・边缘±1mm为部品禁止区域（A、B面同）
・为防止过波峰焊时把屏蔽罩过孔封住，所以要使用一方带一个缺口的焊盘，且缺口要和DIP方向相同。
■ 一般注意式样
・ dumping电阻的位置
连结的IC在同一面中，配置在连结的pin附近。（dumping 电阻是指 :串连在信号线的电阻以及电阻块） ・ 配线在L3层的VCC要以最短距离配线，空白部分配置GND_A、GND_D。 ・ 使用无铅基板（无铅化焊锡设计）
・ block电阻的pin交换 block电阻⇔单品电阻 ・ 旁路电容的位置
旁路电容与连结IC配置在同一面。(BGA_IC除外) 尽可能靠近IC配置。
与VCC层连结的过孔位置如下图。 IC IC 电源pin 电源pin via 高通电容 高通电容 via Via的位置NG Via 位置OK ■検査用焊盘
a. FCT用 配置 只放B面 (连接器周遍) 電源、GND 最小配置间距 4.0mm （中心间距） 直径 2.0mm 信号線 最小配置间距 2.5mm （中心间距） 直径 1.5mm LVDS信号線 (K5LV) 最小配置间距 1.9mm （中心间距） 直径 1.5mm b. ICT用 B面ICT可以和过孔重叠放置 配置 A面、B面都可以 A面側 電源、GND 最小配置间距 1.9mm （中心间距） 直径 1.2mm 電源、GND以外 最小配置间距 1.9mm （中心间距） 直径 1.0mm B面側 電源、GND 最小配置间距 1.9mm （中心间距） 直径 1.2mm
・ 直径8mm以下的电解电容有倒下的危险，所以ICT要和这些部品要有一定的距离
１） 部品外形与ＩＣＴ焊盘之间的最小距离 ・大型部品的外形面与ＩＣＴ焊盘的近接距离。
ＩＣＴ焊盘 ＰＷＢ
部品高度 部品
最小近接距离
关联部品高度 最小距离
ＩＣＴ ５ｍｍ以上部品 ５．０ｍｍ以上
２） 对于纵型分立部品、相对于ＰＷＢ面的位置无法固定，从中央到ＩＣＴ焊盘的近接距离。 （实装情况下，会有４５度角倾斜的可能性）
・最小近接距离・ ・ ・ Ｌ＝（Ｈ１＋Ｈ２）×（１／√２）＋Ａ／２＋１mm
Ａ ：部品直径 Ｈ１：部品高度
Ｈ２：部品浮起高度（假定）
Ｌ ：部品中央与ＩＣＴ焊盘之间的最小距离
Ａ 纵型部 θ＝４５°
ＰＷＢ H2 H1 ＩＣＴ焊盘 Ｌ
电容直径 5 6.3 8 X方向 13.0 13.7 18.1 Y方向 H1 5 11 5 11 5 16 H2 2.5 2.5 2.5
■ 印刷表示
・显示LOGO、基板名、DIP方向、无铅标志、中心白区。
因篇幅问题不能全部显示，请点此查看更多更全内容