倒装芯片封装技术及内部应力检测技术探析

宣 慧

（南通富士通微电子股份有限公司，江苏南通，226006）

摘要：当前，倒装芯片封装技术已经成为相关领域的主流方法，但由于芯片、基板、焊球、下填料等材料具有差异化的热膨胀系数，导致封装过程中极易引入热应力，不利于保持芯片的性能及其可靠性。采用有效方法能够对倒装封装过程中所产生的应力进行检测，对于完善封装参数，提高产品可靠性，具有重要的现实意义。关键词：芯片；倒装封装技术；内部应力；检测 DOI:10.16520/j.cnki.1000-8519.2015.09.014

The technology of flip chip packaging and internal stress

detection

Xuan Hui

（Nantong Fujitsu microelectronics CO.,LTD.，Nantong,Jiangsu,226006）

Abstract：At present,flip chip packaging technology has become the mainstream method in related fields, but due to the chip,a substrate,solder ball, filler materials with different thermal expansion coefficient, resulting in the encapsulation process is very easy to introduce heat stress,is not conducive to maintaining the performance and reliability of the chip.The effective method can be used to detect the stress generated in the flip chip packaging process,and has important practical significance for improving the packaging parameters and improving the reliability of the product. Keywords：chip;flip chip packaging technology;internal stress;detection

当前，在集成电路芯片封装中常用的三种封装技术包括：引线键合技术、载带自动键合技术、倒装芯片技术。其中，前两种技术的芯片焊盘被限于芯片周围，为此，I/O数较低，倒装芯片技术能够将芯片整个面积用以连接基板，因而有效提高了I/O数。随着集成电路性能的逐步提高，I/O数不断增加，较前两种技术不同，倒装芯片封装技术优势显著，不仅 I/O密度高，而且互联线短、互连自对准、散热性能佳、生产率高，这使得该技术成为该领域极具吸引力的一项封装技术，并在高频通信、计算机、便携式电子产品中广泛应用。

Cr或Ti层，具有粘附凸点与焊盘的功能；扩散阻挡层为Cu、Ni或Mo层，避免凸点的金属越过了粘附层，同Al焊盘共同形成金属化合物；通常而言，导电层属于Au、Cu层，用于同导电相连。在凸点下采用Ti：W-Cu为UBM层。在PbSn凸点、Cu层间形成Cu-Sn IMC，并将凸点同UBM连接，同凸点不同，这些IMC极易碎，会对焊点可靠性造成不良影响，特别在Sn含量较高的无铅焊料中，这是由于Ni、Cu间IMC较Sn、Cu间IMC具有更缓慢的生长速率，为此，就无铅焊料而言，必须采用Ni作阻挡层，也可采用厚Cu为阻挡层，但更易出现空洞，因此使用不广泛。C4技术广泛应用于节距超过140μm的芯片中，对于不超过140μm的芯片，可采用Cu pillar技术。

1 倒装芯片封装技术分析

1.1 UBM技术

UBM技术是倒装芯片封装技术中的关键，包括三层结构：粘附层、扩散阻挡层、导电层。粘附层多涂于A1焊区及钝化层上的

1.2 底部填充技术

在倒装焊接结束后，需要在芯片、基板间进行环氧树脂填充，

382015.10以免芯片受到环境影响，并减小热膨胀不适配等问题，确保应力和应变再次予以分配，提高元件可靠性。采用无流动填充工艺，在芯片、基板焊接前，将混合了助焊剂与填充物的混合剂分布于基板，再回流进行焊接，较传统工艺而言无需采用细缝毛细管进行虹吸，将凸点回流、填充物固化相互合并，极大地简化了工艺，提高了生产效率。此外，还应注意填充物满足助焊、延迟固化等能力。但采用该技术在热回流中易产生很多空穴，会对封装可靠性造成影响。通过将二氧化硅掺于填充物中，可显著降低其CTE，提高封装效果。

无流动填充技术需事前于基板上进行填料分布，同表面贴装技术不相兼容，因而推动了同SMT工艺相互兼容的晶圆级填充技术的成功，该技术成本低廉、可靠性高，首先是在凸点或晶圆上采用合适的方法，增添一层下填料，就无凸点晶圆而言，需要先进行凸点制作，再将晶圆进行切割，成为单个的芯片，各芯片能够利用标准SMT工艺，同基板相互连接。

理论与算法芯片、基板间进行下填料的填充。常温情况下，下填料流动性高，于芯片边缘加胶，则下填料受毛细作用均匀进入芯片、基板之间，并发生固化，固化后热稳定性很高，可以将芯片同基板相固定，大幅降低封装之后芯片、基板因CTE不匹配，所带来的热应力，确保封装可靠性。但是，下填料固化时会经历超过100℃的一个热过程，此时，下固料发生的固化反应，会导致芯片出现应力变化，易影响芯片上器件的可靠性。

为了对倒装芯片封装可靠性进行检验，常采用热循环实验技术，其原理如下：循环变化的温度环境，能够使芯片、焊球、基板三者处于反复变化的热应力中，继而出现疲劳失效，这样，采用倒装芯片封装体系所能承受的热循环次数，用以对该系统的可靠性进行检验。具体而言，可采用压阻应力传感器芯片，对焊球回流中对芯片造成的应力进行测量，通过对各尺寸芯片承受的应力大小的影响进行分析，于芯片、基板之间填充性能各异的下填料，对各种下填料性能参数进行分析，对其性能参数对芯片应力所产生的影响进行分析，通过对力敏电阻、压阻系数温度系数进行标定，对下填料固化过程中芯片所受应力进行即时监测，并对倒装芯片加以反复的热循环试验，这样可以对热循环过程对芯片应力产生的影响进行测量。

1.3 基板技术

传统倒装芯片进行基板封装时，采用的是陶瓷基板，但成本较高，为了降低成本，有机基板应用越来越广，其常采用的是顺序堆叠结构，包括三个部分，中间的是PCB技术所制的核，核上下两面分别为微通孔所制叠层，中间的核是用于提供足够的机械硬度，两边Build-up layer，为倒装芯片的连接提供了集成线路，适用于104/cm2I/O密度的芯片，且具有3×10-6/℃的CTE，通过对Core中的树脂比例进行调整，可将其CTE扩展为5×10-6/℃，降低CTE，可以有效降低回流时接点的应力，确保封装具有足够的可靠性。

3 结语

近些年来，电子封装逐步朝着更小、成本更低廉、更快的方向不断发展，除了要求进一步缩小尺寸，提高性能以外，还要求最大限度地缩减成本。在这种情况下，倒装芯片封装技术应运而生，体现了这一趋势的发展。内部热应力会导致封装可靠性显著降低，为了解决这一问题，必须加强应力检测。当前全球有很多企业均

2 倒装芯片内部应力检测

由于倒装芯片封装中需经历一个热回流过程，此时，由于基板材料同硅质芯片热膨胀系数具有较大的差异性，导致在高温区时基板发生剧烈膨胀，但芯片形变较小，在焊球凝固之后，芯片同基板位置固定不变；降温中基板收缩剧烈，此时，芯片形变较小，致使基板通过焊球给芯片了一个向内挤压的应力，影响了芯片的性能与可靠性。

为有效提高封装可靠性，就倒装芯片封装体系而言，常会于

致力于研发和优化倒装芯片封装技术，为推动这一技术的进一步发展贡献力量。

参考文献

[1] 李欣燕,李秀林,丁荣峥.倒装焊器件的密封技术[J].电

子与封装,2010,10(09): 101-104.

[2] 马鑫,钱乙余,刘发.应力—应变场数值模拟在组装焊点

中的应用[J].电子工业技术,2011,22(02):251-255.

39