全数字DS_CDMA接收机设计

文章编号:10012506X(2004)0821141204

系统工程与电子技术

SystemsEngineeringandElectronicsAug.2004Vol.26　No.8

全数字DS/CDMA接收机设计

金数波1,2,王豪才2

(1.中国工程物理研究院电子工程研究所,四川绵阳621900;2.成都电子科技大学,四川成都610054)

　　摘　要:针对全数字接收机正逐步取代传统模拟接收机的发展趋势,在一片FPGA上实现了全数字DS/CD2

MA接收机的系统设计。基于片上系统的设计思想,该接收机整合了数字下变频器、数字匹配滤波器、数字解调解扩、自动频率控制等功能模块。同时介绍了全数字DS/CDMA接收机解扩解调原理,并给出了时序仿真结果及实验结果。仿真结果和实验结果表明全数字DS/CDMA接收机的设计方案是可行性的。

关键词:扩频;全数字接收机;片上系统;数字匹配滤波器中图分类号:TN919　　　　文献标识码:A

Designofanall2digitalDS/CDMAreceiverJINShu2bo1,2,WANGHao2cai2(1.InstituteofElectronicEngineering,CAEP,Mianyang621900,China;2.UniversityofElectronicScienceandTechnologyofChina,Chengdu610054,China)

Abstract:Tothetrendofreplacementoftranditionalanalogreceiverwithall2digitalreceiver,anall2digitalDS/　　

CDMAreceiverhasbeenimplemenedonaFPGA.BasedontheideaofSOC(systemonachip),thisreceivermerges

somefunctionmodulesinaFPGA,suchasdigitaldownconverter,digitalmatchedfilter,digitaldispreadingandde2modulation,demodulationandautofrequencycontrol.Thedispreadinganddemodulationprincipleofall2digitalDS/CDMAreceiverisintroduced.Timingsimulationandexperimentresultsarepresented,itsresultsshowthatthedesignoftheall2digitalDS/CDMAreceiverisfeasible.

Keywords:spreadspectrum;all2digitalreceiver;systemonachip;digitalmatchedfilter

1　引　言

　　直接序列扩频码分多址(DS/CDMA)是一种较常用的扩频通信技术。因其具有较强的抗干扰能力和保密性,被广泛应用于各种通讯系统中。

一般模拟DS/CDMA接收机由模拟器件、通用IC及匹配滤波器构成,其中的混频部分主要由模拟乘法器、低通滤波器构成。在进行正交解调时,由于两路模拟乘法器和低通滤波器的一致性不好,将使I、Q两路的幅度和相位产生不平衡,对后续的信号处理产生不利影响。模拟解扩主要采用声表面波抽头延迟线或模拟延迟锁相环来实现,但是采用模拟延迟锁相环实现较为复杂,不易调整;而声表面波抽头延迟线作为相关器产生的I、Q信号不易平衡,而且对频差要求较高。因此数字化DS/CDMA接收机成为研究热点。BongYongchung给出了基于采用延迟锁相环及Costas环的全数字DS/CDMA接收机[1]的设计。

本文介绍了一种基于FPGA的全数字DS/CDMA接收

收稿日期:2003-07-18;修回日期:2003-10-15。基金项目“:十五”国防预研基金资助课题(421010103)

机的设计及数字化解扩解调原理。基于片上系统(SOC)的

思想,将数字下变频(DDC)、数字匹配滤波器(DMF)、解扩、解调、自动频率控制(AFC)的功能模块整合在一片半定制大规模集成电路中。在设计中采用Xilinx公司的百万门级平台FPGA(platformFPGA)Virtex2II作为数字信号处理平台,完成了全数字DS/CDMA接收机的设计,并给出了系统仿真结果及实验结果,实验结果与仿真结果相吻合。

2　系统构成及工作原理

2.1　系统构成

系统由AD变换器、数字下变频(DDC)、数控振荡器(NCO)、数字匹配滤波器(DMF)、正交解调、功率检测、自动频率控制(AFC)等功能模块构成,如图1所示。数字下变频器完成数字中频采样信号到数字基带信号的转换;数字匹配滤波器完成扩频信号的解扩功能;自动频率控制及NCO完成载波频率的跟踪。

作者简介:金数波(1968-),男,副研究员,博士研究生,主要研究方向为飞行器测控系统,码分多址,数字化接收机等。

　・1142　・

系统工程与电子技术2004年　

2.2　工作原理

假设输入信号为

r(t)=

)+nEb(t)c(t)cos(wIFt+φ

图2　数字下变频器组成框图

式中:E———信号功率,b(t)———基带信号,c(t)———扩频信号,WIF———中频信号频率。2.2.1　数字下变频器

数字下变频器由正交输出NCO、数字乘法器、抽取器和FIR滤波器组成,如图2所示。数字下变频将中频采样信号变换为基带I、Q信号,在数字下变频中本地振荡器使用NCO,NCO一般采用直接数字合成(DDS)方法形成,要求有频率高分辨率和较少的杂散输出。经过数字下变频器和FIR滤波后,得到基带I、Q信号

1I(n)=

2

Q(n)=

E・b(n)・c(n)・cos<(n)E・b(n)・c(n)・sin<(n)

2.2.2　数字匹配滤波器由于传统的FIR滤波器结构的数字匹配滤波器采用加法树结构,因此当加法树采用流水线结构时,存在较大的输入输出时延,而采用倒置型FIR滤波器结构的数字匹配滤波器的延时则融入加法链中,因此不会产生附加时延。倒置型FIR滤波器结构的数字匹配滤波器如图3所示。DMF的输出为

IDMF=ADMF(n)・cos<(n)QDMF=-ADMF(n)・sin<(n)

12

式中:ADMF(n)———数字匹配滤波器相关累加后的幅值。

图3　倒置型FIR滤波器结构的数字匹配滤波器

2.2.3　正交解调

()

令Sin(n)=IDMF(n)+jQDMF(n)=ADMF(n)・e-j则

Sin(n-1)=ADMF(n-1)・e

-j<(n-1)

差分输出为

Sout(n)=Sin(n)・Sin(n-1)=

ADMF(n)・ADMF(n-1)・e

-j[<(n)-<(n-1)]

定义Dot(n)=Re[Sout(n)],Cross(n)=Im[Sout(n)]在BPSK调制情况下,

ADMF(n)=ADMF(n-1)=ADMF

因此Dot(n)即为差分解调输出。2.2.4　自动频率控制

DS/CDMA系统的扩频增益主要是通过接收信号与本地伪码(PNcode)相关而得到的。由于伪码调制的BPSK信号是一种多普勒敏感信号,因此当存在多普勒失谐时,相关器的输出特性急剧恶化,主瓣幅度降低,旁瓣上升。为了克服多普勒频移的影响,须采用自动频率跟踪技术。在设计中采用了叉积自动频率跟踪技术[2,3]。

ω,相差为设NCO输出频率和中频信号的频差为Δ

Δ2

Dot(n)=ADMF・cos(ΔCross(n)=-ADMF・sin(Δ因此

Dot(n)=ADMF・cos[<(n)-<(n-1)]Cross(n)=-ADMF・sin[<(n)-<(n-1)]

22

则误差电压为

Ve=Sgn[Dot(n)]・Cross(n)=

π,由于采用BPSK调制时<(n)-<(n-1)=Δ　第26卷　第8期全数字DS/CDMA接收机设计

・1143　・　

Δ　　由于在BPSK调制情况下<(n)-<(n-1)=Δ2π,可得Ve=ADMF0、sin(Δ号时,匹配滤波器输出的相关峰幅度则保持相对恒定。仿

真结果证明算法满足系统设计要求。

数字环路滤波器如图4所示。传递函数为F(z)=C1+

C21-Z

-1

。通过调节系数C1和C2可以调整环路特性。

图6　系统布局布线后的定点时序仿真结果

4　系统实现及实验结果4.1　系统设计考虑图4　数字环路滤波器3　仿真结果

3.1　行为级仿真

利用Simulink构建了系统模型,对数字化DS/CDMA

接收机进行了行为级仿真,对算法进行了分析验证。图5所示为行为级仿真结果。在仿真系统中,基带码速率为102.4Kb/s;码片速率为3.1Mchip/s;扩频码采用码长为31位的Gold码;调制方式为DBPSK;模拟多普勒效应使信号频率比载波标称频率值低约30kHz。

在进行系统设计时采用了自上至下(topdown)的层次化设计方法,这样可以最大程度地将系统划分为一些相对独立的功能模块,从而为每个功能模块选择最好的设计输入方法(电路图、VHDL语言、状态图、IP核)加以描述,也就更容易综合出性能优良的电路。后端布局布线后,各个模块基本能在一个或几个相邻的可配置逻辑单元内实现,从而使各个模块间布线延时达到最小。

本系统在设计中采用同步设计方法,以使数字系统工作稳定可靠。要实现同步设计,需要在整个系统中使用全局时钟资源,并且将各类信号同步化。

FPGA全局时钟资源一般使用全铜层工艺实现,并设

计了专用时钟缓冲与驱动结构,从而使全局时钟到达芯片内部的所有可配置逻辑单元(CLB)和I/O单元(IOB)的时延和抖动都为最小。全局时钟资源的使用方法大致可分为两类:(1)在程序中直接使用全局时钟资源;(2)利用综合工具在综合阶段约束或者实现阶段约束实现对全局时钟资源的使用。

在一些模块中使所有输入信号均由主时钟锁存一次,就能满足同步化的要求。本系统设计中涉及了多个时钟及

图5　行为级仿真结果

多速率信号的处理,都采用全局时钟资源是不可能或不实际的。因此在FPGA设计中采用全局时钟资源驱动系统的主时钟,以达到最低的时钟抖动和延迟。多个低速率的时钟通过主时钟锁存后完成沿口同步,经整形后作为主时钟的使能信号对相应的低速率信号进行锁存,从而实现多速率信号的同步化。4.2　系统实现

3.2　定点时序仿真

通过行为级仿真对算法进行了验证后,利用Xilinx公

司的百万门级平台FPGA(platformFPGA)XC2V100024fg256在其综合集成环境ISE4.1上完成了系统经布局布线后(postplace&route)的定点时序仿真。系统参数与行为级

仿真模型参数一致。图6为系统经布局布线后的定点时序仿真结果,时序仿真由Modelsim5.6b完成。图中第1个信号为中频输入信号。第3个信号为匹配滤波器输出,第4个信号为功率检测信号,第5个信号为AFC控制电压。从仿真结果可以看出,由于多普勒频移为-30kHz,因此AFC控制电压为负电压;随着多普勒频移被补偿,匹配滤波器输出的相关峰逐渐增大。当NCO的频率完全跟踪上输入信

根据仿真模型,构建了如图1所示的实验系统,其中包括A/D变换器及数字信号处理模块。采用AD6640AST完成中频信号的A/D变换,数字信号处理模块由Xilinx公司的百万门级平台FPGA(platformFPGA)XC2V100024fg256[4]实现。接收到的中频信号经A/D变换后输出12bit的中频数字信号,与NCO输出的正交信号相乘,并经

过抽取、FIR滤波后完成数字下变频,得到I、Q两路基带信

　・1144　・

系统工程与电子技术2004年　

号。将基带信号输入到数字匹配滤波器、正交解调、自动频率控制模块完成信号的解扩、解调及频率跟踪等功能。4.3　系统优化设计

NCO是一种全数字的波形合成技术[5],它具有频率转换速度快,频率分辨率高,相位噪声低等优良性能,但其丰富的杂散输出也是其固有的缺点。由于NCO输出的杂散会影响后续解扩、解调的质量,因此在NCO的设计和调试中应降低其杂散输出。由于相位舍位和有限位数的幅度编码产生的幅度量化误差是NCO产生杂散的主要原因,因此在调试过程通过折中选择相位舍位的位数、幅度编码的位数和NCO的频率分辨率可以有效地降低NCO输出的杂散,并提高后续解扩、解调和频率跟踪的能力。

环路滤波器参数C1、C2的调整直接影响环路的性能指标,在实验过程中调整这两个参数对系统频率捕捉范围影响较大。

同时运算过程中数据位数的截短可大大降低FPGA的规模。在不影响性能指标的情况下,对系统进行了优化设计(即截短运算过程中数据位数、调整NCO的频率分辨率、相位舍位的位数、幅度编码的位数),表1比较了在优化设计前后FPGA资源占用的情况。

表1　FPGA资源占用情况

优化设计前

优化设计后

搭建了信号模拟器,主要产生伪码调制的中频DBPSK信号。利用信号模拟器对FPGA进行了功能测试,实验结果与仿真结果基本一致。在实验中频率偏移通过调节NCO的基准频率进行模拟。系统主要参数及性能指标如下。

码长:31位AD位数:12bit

DDC数据抽取率:8:1NCO相位累加位数:30bitNCO相位舍位:18bit

NCO幅度编码位数:10bit基带码速率为102.4Kb/s频率捕捉范围约为±20kHz

5　结束语本文给出了全数字DS/CDMA接收机的设计方案。该方案具备数字下变频(DDC)、数字匹配滤波器(DMF)、解扩、解调、自动频率控制(AFC)等功能。仿真和实验结果表明,全数字DS/CDMA接收机的设计方案是可行的。其全部电路功能由一片A/D变换器(AD6640AST)、一片FPGA(XC2V100024fg256)及少量的外围电路实现,具有体积小、重量轻、调试方便等优点,并且易于修改系统参数和扩展系统功能。

FPGA资源

占用资源/百分比(%)占用资源/百分比(%)

3381/662/57/17

2162/426/157/17

参考文献:

[1]BongYongchung,CharlsChien,HenrySamueli.PerformanceAnalysis

ofAll2DigitalBPSKDirect2SequenceSpread2SpectrumIFReceiverAr2chitecture[J].IEEEJSAC,1993,11(7):1096-1107.

[2]NataliFrancisD.AFCTrackingAlgorithms[J].IEEETrans.on

Communications,1984,32(8):935-947.

[3]Z87200SpreadSpectrumTransceiver[Z].Zilogproductspecifica2

tion,2000.

[4]XilinxDataBook[M].XilinxCorporation,2001.

[5]GarveyJosephF,BubitchDaniel.AnExactSpectralAnalysisofa

NumberControlledOscillatorBasedSynthesizer[C].Proc.of44thAnnualFrequencyControlSymposium,1990.511-521.Second2OrderSystems[J].JournalofGuidance,ControlandDy2namics,1995,18(4):899-906.

[4]MaghamPG.ModelRefinementUsingEigensystemAssignment

[J].JournalofGuidance,ControlandDynamics,2000,23(4):683-692.

[5]KimY,KimH,JunkinsJL.EigenstructureAssignmentAlgorithm

forMechanicalSecond2OrderSystems[J].JournalofGuidance,ControlandDynamics,1999,22(5):729-731.

[6]DuanGR,LiuGP.CompleteParametricApproachforEigenstruc2

tureAssignmentinaClassofSecond2OrderLinearSystems[J].Automatica,2002,38(4):725-729.

[7]DuanGR,WangGS,LiuGP.EigenstructureAssignmentinaClass

ofSecond2OrderLinearSystems:ACompleteParametricApproach[C].Proc.oftheCACSCUK,Manchester,UK,2002.89-96.

Slices(5120)BlockRAMs(40)MULT18X18s(40)

4.4　实验结果

VHDL语言经综合(synthesize)、翻译(translate)、映射

(map)、布局布线(place&route)后产生下载用的比特流(bitstream)文件,并加载到FPGA上。

为了便于测试,采用XC95144XL25TQ100I和SXT2216

(上接第1083页)

馈特征结构配置的参数化结果,其含有的参量为控制系统设计提供了全部的自由度。数值例子表明本文所提参数化方法的有效性,可进一步限定这些自由度满足系统设计中的性能要求,如鲁棒性等。

参考文献:

[1]FullerCR,VonFlotowAH.ActiveControlofSoundandVibra2

tion[J].IEEEControlSystemsMagazine,1995,15(1):9-19.[2]WangSG,YehHY,RoschkePN.RobustControlforStructural

SystemswithParametricandUnstructuredUncertainties[C].Pro2ceedingsoftheAmericanControlConference,Arilington,VA,2001.1109-1114.

[3]KimY,LeeS,JunkinsJL.EigenvectorDerivativesforMechanical