摘 要
本设计借助于QuartusⅡ软件在计算机上仿真制作了四人抢答器。在抢答类竞赛中，通过选手按动按键的先后，判定由哪位选手回答问题，并且实现倒计时和对选手加减分的功能。
本设计分为四个模块分别设计，每个模块完成不同的功能，分别实现抢答器的不同功能，各个模块共同作用，以实现整个设计的总体功能。
然后在QuartusⅡ软件中通过波形仿真，检验该设计的具体功能与要求相一致，实现了四人抢答器的相关功能
关键词：QuartusⅡ 抢答器 仿真 抢答器电路、倒计时电路、报警电路、时序控制
I
目 录
前 言 ................................................................................................ 1 第1章 绪论 ...................................................................................... 2
1.1 抢答器设计要求 ................................................................... 2 1.2 基本功能 ............................................... 错误！未定义书签。 1.3 扩展功能 ............................................... 错误！未定义书签。 第2章 单元电路 ............................................................................... 3
2.1 主控制模块 ........................................................................... 3
2.1.1 主要功能 ..................................................................... 3 2.1.2 电路图 ......................................................................... 3 2.1.3 电路图分析 ................................ 错误！未定义书签。 2.2 计分模块 ............................................................................... 3
2.2.1 主要功能 .................................... 错误！未定义书签。 2.2.2 电路图 ......................................................................... 5 2.2.3 电路图分析 ................................................................. 6 2.3 10s倒计时模块 ..................................................................... 7
2.3.1 主要功能 ..................................................................... 7 2.3.2 电路图 ......................................................................... 7 2.3.3 电路图分析 ................................................................. 7 2.4 100s倒计时模块 ................................................................... 7
2.4.1 主要功能 ..................................................................... 7 2.4.2 电路图 ......................................................................... 8 2.4.3 电路图分析 ................................................................. 8 2.5 警示音模块 ........................................................................... 9
2.5.1 主要功能 ..................................................................... 9 2.5.2 电路图 ......................................................................... 9 2.5.3 电路图分析 ................................................................. 9
II
第3章 总体设计图 ......................................................................... 10
3.1 抢答器总设计图 ................................................................. 10 3.2 抢答器工作原理图 ............................................................. 11 结 论 ................................................................................................ 12 谢 辞 ................................................................................................ 15 参考文献 .......................................................................................... 15
III
前 言
现今，形式多样、功能完备的抢答器已广泛应用于电视台、商业机构、学校、企事业单位及社会团体组织中，它为各种知识竞赛增添了刺激性、娱乐性，在一定程度上丰富了人们的业余生活。
对于抢答器我们大家都知道那是用于选手做抢答题时用的，选手进行抢答，抢到题的选手来回答问题。抢答器不仅考验选手的反应速度同时也要求选手具备足够的知识面和一定的勇气。选手们都站在同一个起跑线上，体现了公平公正的原则。
本文介绍了一种用74系列常用集成电路设计的高分辨率的4路抢答器。该抢答器为全数字集成电路设计，具有分组数多、分辨率高等优点。该抢答器除具有基本的抢答功能外，还具有优先能力、定时功能及复位功能。主持人通过控制开关使抢答器达到定时、复位的功能
1
第1章 绪论
1.1抢答器设计要求
实现4人抢答时每人的分数累加，倒计时显示答题时间： ①每人设置一个抢答按钮。
②显示最快抢答选手的编号，并响铃。
③选手分数预置为50分，主持人控制加减分数，每次加减都是1分。 ④提前抢答和超时抢答响铃，并显示选手编号。
1.2基本功能
1、可同时4名选手参赛，他们的编号分别为1、2、3、4，各用一个抢答按钮，按钮编号与选手编号相对应分别为S1、S2、S3、S4。 2、节目支持人设置一个控制开关，用来控制系统的清零和抢答 3、数字抢答器的应具有数码锁存、显示功能。抢答开始后，如果有选手抢答按钮，编号立即锁存，并在数码管上显示选手的编号，同时扬声器给出音响提示，封锁输入电路，禁止其他选手抢答。先抢答的选手编号一直保持到主持人将系统清零为止
1.3扩展功能
1、定时抢答器功能。抢答器定时为10秒，主持按下开始键后，定时器开始工作，开始倒计时，并在显示器上显示出来，同时扬声器发出声响。
2、参赛选手在设定时间内抢答（10s），抢答有效，定时器停止工作，显示器上显示的选手编号和抢答时间，并保持到主持人将系统清零为止。
3、当定时抢答时间已到，还没人抢答，本次抢答无效，系统报警，并封锁输入电路，禁止选手抢答，时间显示00
2
第2章 单元电路
2.1主控制模块： 2.1.1主要功能
主控制电路的主要功能有两个：一是分辨出选手按键的先后，并锁存优先抢答者的编号，供译码显示电路用：二是要使其他选手的按键操作无效。
2.1.2电路图：
图2-1-1 主控制部分电路图
图2-1-2 主控制部分电路图的封装图
3
2.1.3 电路图分析：
该电路有四个输入和三个输出：EN为使能端，只有当EN为1时，该电路才能正常工作，为0时输出保持EN端变化前的值不变；KCLR端为清零端，在新一轮抢答之前给它一段时间高电平，是输出选手号为0；START端为开始控制，当清零后，给该端口一个上升沿脉冲，“JISHI”端口变为高电平，控制10s计时器开始计时，选手就可以抢答了，否则选手按键无效；S[3..0]为四个选手的抢答端口，当有选手按下键时，q[3..0]端口输出选手的号码，sound置为高电平，控制声音输出。部分波形图如下：
图2-1-3 主控制部分电路图
2.2计分模块 2.2.1 主要功能
该部分电路主要是给选手加分或者减分，并将分数保持到下次变更以前，实现分数的累加、累减。
4
2.2.2 电路原理图
图2-2-1 计分部分电路图
5
图2-2-2 计分部分封装电路图
2.2.3 电路原理图分析
该部分电路主要实现对相应选手加分、减分。主要部分用两个74190
组成了一个模100计数器，和其他器件共同实现了所要求的功能。
其中，REST是复位端口，比赛开始时，由主持人（点击按键即可）控制给其一段时间高电平，使四位选手的分数置为50。CHOSE端口是选手选择键，选择抢到答题机会的选手。DNUP键是加分、减分选择端口，和CLK端口配合，实现对选手的加分、减分，当DUNP为0时，点击CLK键对所选选手加分，DUNP为1时，点击CLK键对所选选手减分。部分仿真波形图如下：
图2-2-3 计分部分波形图
6
2.3 10s倒计时模块
2.3.1 主要功能：
主持人按下“START”键时，10s倒计时开始，当显示0s时表示10s
内无人抢答，则保持0不变 ，并输出一个报警信号。 2.3.2 10s计时部分电路图
VCC74192LDNAQABQBCQCDQDDNCONUPBONCLRinstCOUNTERSHIMIAO0SHIMIAO1SHIMIAO2SHIMIAO3NOTOUTPUTSHIMIAO[3..0]ENCLKVCCINPUTVCCINPUTAND3inst8OUTPUTSOUNDinst1GND 图2-3-1 10s计时部分电路图
inst5CLKENSOUNDSHIMIAO[3..0]SHIMIAOJISHIQI 图2-2-2 10s计时部分封装电路图
2.3.3 电路图分析
该部分由一个74192组成，实现10s倒计时，当EN为1时开始计时，
当显示0时，SOUND输出高电平，控制声音电路发声。
2.4 100s计时模块
2.4.1 主要功能
主有选手按下抢答键时，100s倒计时开始，当显示00s时表示100s
答题时间已到，则保持00不变 ，并输出一个报警信号。若在100s内答题完毕，由主持人按下主控制电路的CLR键， 计时器重置为99。
7
2.4.2 计时部分电路图：
NAND4AND2inst9GNDenCLKINPUTVCCINPUTVCCAND3inst11VCCNOTLDNAQABQBCQCDQDDNCONUPBONCLRinst1COUNTER74193inst6OUTPUTL[3..0]L0L1L2L3SOUNDOUTPUTinst5inst10AND2inst13NAND4VCCLDNAQABQBCQCDQDDNCONUPBONCLRinst2COUNTER74193inst8OUTPUTOR2H[3..0]GNDH0H1H2H3 图2-4-1 100s计时部分电路图
jishiqienL[3..0]CLKSOUNDH[3..0]inst1 图2-4-2 100s计时部分封装电路图
2.4.3 电路图分析：
该部分电路主要是由两个74193计数器组成的模100计数器，其时钟
输入端通过一个与门与EN端口共同配合，控制计时器计时的开始和复位，H、L端口分别显示时间的高位和地位，当计时器显示00时，表示答题时间已到，SOUND端口输出高电平。其部分波形图如下：
图2-4-3 计时部分波形图
8
2.5 警示音模块
2.5.1 主要功能
输入信号01，只输出小于一个时钟周期的高电平。 2.5.2电路图
XORAND2DFFOUTPUTinclkINPUTVCCINPUTVCCPRNDQCLRNinstVCCsoundinst1inst3 图2-4-1 警示音部分电路图
soundinsoundclkinst3 图2-4-2 警示音部分封装电路图
2.5.3 电路图分析
clk为脉冲信号输入端，当in由低电平变为高电平后，在第一个时钟脉冲的上升沿时，sound端口开始输出一个段半个时钟周期的高电平，其后又变为低电平，以驱动扬声器发出一声警示音。其部分电路图如下：
图2-4-3警示音部分波形图
9
第3章 总体设计图
3.1 抢答器总设计图
instDNUPRESETNOPVCCINPUTVCCINPUTVCCINPUTzhukongzhiqiENCLRSTARTS[3..0]INPUTVCCVCCINPUTVCCINPUTINPUTVCCDNUPRESTCLKCHOSE[3..0]jifenqiD[7..0]C[7..0]B[7..0]A[7..0]OUTPUTOUTPUTOUTPUTOUTPUTD[7..0]C[7..0]B[7..0]A[7..0]ENq[3..0]KCLRSOUNDSTARTJISHIS[3..0]jishiqiinst2OUTPUTXUANSHOU[3..0]CLKINPUTVCCenL[3..0]CLKSOUNDH[3..0]inst1OR3OUTPUTOUTPUTL[3..0]H[3..0]soundinst8insoundclkinst3OUTPUTSOUNDinst7NOTinst5AND2CLKENSOUNDSHIMIAO[3..0]OUTPUTSHIMIAO[3..0]inst6SHIMIAOJISHIQI图3-1-1抢答器总体设计图
sirenqiangdaqiDNUPRESETNOPENCLRSTARTS[3..0]CLKinst图3-1-2抢答器总体设计封装图
D[7..0]C[7..0]B[7..0]A[7..0]XUANSHOU[3..0]L[3..0]H[3..0]SOUNDSHIMIAO[3..0]
10
3.2 抢答器工作原理
3.2.1 各个端口的含义：
输入 EN CLR START S[3..0] CLK REST DNUP NOP 使能端，高电平有效 A、B、C、D 输出 选手得分输出 选手号输出 100s倒计时 声音输出 10s倒计时 选手号清零，高电平有效 XUANSHOU 抢答开始，高电平有效 选手抢答按钮 时钟脉冲 选手分数重置按钮 加分、减分选择 加分、减分脉冲 H、L SOUND SHIMIAO 表3-2-1 各端口的含义
3.2.2 操作流程及相应波形图
首先，比赛开始时，由主持人按下EN键，然后按下CLR键和REST键，分别使选手号为0和分数显示为50，此时选手按键不起作用。然后主持人按下START键，抢答开始，10s倒计时开始计时，当有选手抢答时，10s倒计时结束，重置为9，当没有选手抢答时，则计时器显示0时，停止，扬声器发出一个警示音。由主持人按下START键，置为9，开始下一轮抢答。当某个选手第一个按下抢答按钮时，100s倒计时器开始计时，当选手在规定时间内答题正确时，主持将DNUP键置0，然后按一下NOP键，给这位选手加一分，若答题错误或超出限定时间，则主持人将DNUP置1，然后按一下NOP，给这位选手减一分。另外，当超出答题时间时，将会输出一个高脉冲，使扬声器发出一个警示音。本轮结束后，由主持人按下START键，开始下一轮比赛。其工作波形图如下：
11
图3-2-1四号选手抢答加一分波形图
图3-2-2三号选手抢答减一分波形图
图3-2-3无选手抢答波形图
12
图3-2-4选手答题超时波形图
13
结 论
这次的课程设计，让我受到了很大的挑战，从原来基础薄弱，通过对知识的理解，对器件的仿真论证，使我对一些器件的功能和使用有了很大的认识。
课设时分析了好多电路，设计了很多才选出想要的组合，通过仿真、实验，最终达到了设计的指标，实现了四人抢答，包括抢答部分，答题倒计时，主持人加减分等。由于本抢答器牵涉知识面广，再加上时间的仓促，水平的不足，系统中难免有漏洞和不足之处。例如没能在仿真时加上报警的声音控制，也没能很好的控制每个模块的始终端等。
下一阶段的主要工作：将以现有的结果为基础进一步综合完善，使其性能更好、控制准确度更高，而且进行实物焊接，制作出实物的抢答器元件。
14
谢 辞
通过本次设计，我深刻体会到学术研究的严谨性、规范性，掌握了基本的研究方法，逐渐形成了较强的自主学习能力。
本设计是在邹红文老师精心指导下完成的。在设计过程中，从选题到查阅资料，论文提纲的确定，中期论文的修改，后期论文格式调整等各个环节都给予了精心指导；提出了许多宝贵意见，多次询问设计进程；付出了大量的时间和精力，在此表达真诚的谢意和衷心的感谢！邹老师渊博的专业知识，严谨的治学态度，精益求精的工作作风，诲人不倦的高尚师德，严以律己、宽以待人的崇高风范，朴实无华、平易近人的人格魅力对我影响很大，并将积极影响我今后的学习和工作。
本设计的顺利完成，离不开各位老师、同学、朋友的支持、帮助。王静、朱文杰同学在整个设计过程中给予了鼓励和支持，大家多次进行设计难题的讨论与分析，这样为本设计的进一步完善提供了帮助。在此，向老师、同学表示感谢。最后还要感谢学院、系为我们提供了一个良好的学习氛围和人文环境，这对我们以后的学习、工作、生活具有重要影响。
参考文献
①专注
1 欧阳星明.数字逻辑.第四版.华中科技大学出版社 欧阳星明 2009 2 康光华 电子技术基础模拟部分（第五版） 高等教育出版 2008 3 邹红文 数字逻辑实验指导书.洛阳理工学院出版社 邹宏文2011
15
因篇幅问题不能全部显示，请点此查看更多更全内容