28 nm PMOSFET器件短沟道效应机理研究与优化

朱巧智，田明，刘巍

（上海华力集成电路制造有限公司，上海 201314）

摘要：随着 MOSFET 器件尺寸不断缩小，短沟道效应越来越严重。基于 28 nm 低功耗逻辑平台，针对 PMOSFET 器件短沟道效应严重的现象，借助半导体工艺及器件仿真工具 TCAD，研究 PMOSFET 短沟道效应的产生机制。提出一种通过调整 pocket 离子注入工艺条件改善短沟道效应的方法。通过优化工艺条件，该方法可以在保证长沟道器件 Vt 不变的情况下，有效改善 28 nm PMOSFET 器件的短沟道效应。关键词：集成电路制造；短沟道效应；PMOSFET；roll-off 曲线；pocket 注入。

中图分类号：TN405 文章编号：1674-2583(2019)07-0028-03DOI：10.19339/j.issn.1674-2583.2019.07.009

中文引用格式：朱巧智,田明,刘巍.28nm PMOSFET器件短沟道效应机理研究与优化[J].集成电路应用, 2019, 36(07): 28-30.

Mechanism and Optimization of 28 nm PMOSFET Short Channel Effect

ZHU Qiaozhi, TIAN Ming, LIU Wei

( Shanghai Huali Integrated Circuit Corporation, Shanghai, 201314, China. )

Abstract — With MOSFET dimension scaling down, short channel effect (SCE) is becoming more and more severe.Based on 28 nm low power logic platform, this work firstly investigated the mechanism of PMOSFET SCE by using TCAD simulation, and then proposed an optimization method by modifying the pocket implant condition.This optimization method could improve PMOSFET SCE effectively, and keep long channel device Vt constant.

Index Terms — integrated circuit manufacturing,short channel effect, PMOSFET, roll-off curve, pocket implant.

1 引言

互补金属氧化物半导体（Complementary Metal-Oxide-Semiconductor，CMOS）电路尺寸的持续缩小是现代微电子技术迅速发展的基石，是超大规模集成电路（Very Large Scale Integration，VLSI）速度提升、功耗降低、集成度增加的主要驱动力[1-3]。金属氧化物半导体场效应管（Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET）作为 CMOS 电路的基本器件单元，沟道长度不仅是决定器件尺寸的主要参数，也是其发展程度的体现。所谓 MOSFET 器件的沟道长度，是指源/漏（Source/Drain）两端之间的距离，如图 1 所示。依据沟道长度，可以将 MOSFET 大致分为长沟器件和短沟器件两大类，而所谓的长沟和短沟实际上并没有严格的尺寸界线。从电学特性角度，长沟 MOSFET 的主要特点是：沟道区域的横向电场相对于纵向电场非常

图 1 MOSFET 器件结构

小，半导体表面电势分（以 PMOSFET 为例）

布均匀，沟道中的载流子只受栅极电压控制，迁移

率近似常数，漏端电压对器件阈值电压（Threshold voltage， Vt）和有效沟道长度（Effective channel length，Leff）几乎没有影响[4]。当沟道长度减小到一定程度时，这种描述长沟器件的一维电势模型不再适用，源区与漏区的耗尽层宽度在沟道长度中的占比变得不可忽略。沟道区的电势分布将不仅与由栅电压及衬底偏置电压决定的纵向电场相关，而且与由漏极电压控制的横向电场也相关，这种二维电势分布特性导致 MOSFET 器件的 Vt 随着沟道长度的缩小而逐渐减小，Vt 随沟道长度变化的现象即称为短沟道效应（Short Channel Effect, SCE）。SCE 虽然可以增加小尺寸器件的饱和电流（Idsat），但同时也会增加器件的静态功耗，即漏电（Ioff），劣化器件可靠性[5-9]。因此，理解 SCE 物理机制并对其进行优化是深亚微米 MOSFET 器件研究的关键技术之一。

改善 MOSFET 器件短沟道效应 SCE 主要可以从开发新型器件结构和优化离子注入杂质分布两方

基金项目：上海市经济和信息化委员会软件和集成电路产业发展专项基金（1500204）。

作者简介：朱巧智，上海华力集成电路制造有限公司器件工程师，博士，研究方向：半导体器件设计及TCAD仿真。收稿日期：2019-05-28，修回日期：2019-06-15。

28 集成电路应用 第 36 卷 第 7 期（总第 310 期）2019 年 7 月

Process and Fabrication 工艺与制造

面进行。在新型器件结构方面，目前已经开始应用的两种主要结构是绝缘体上硅（Silicon on Insulator， SOI）MOSFET 和鳍式 MOSFET（FinFET），这两种器件结构分别通过采用超薄的 Si 层（<10 nm）和立体的栅极结构增强栅电压的控制能力，进而在较低离子注入浓度基础上降低 MOSFET 器件漏电，改善 SCE[10, 11]。在离子注入杂质分布优化方面，目前最常用的方法是横向沟道工程，即在沟道靠近源漏端引入一个与沟道掺杂同型的环形（pocket）大角度高浓度离子注入区域[12, 13]，该区域可以通过提高沟道两端的势

图 2 PMOSFET 器件垒高度，有效抑制短沟道效

剖面图和能带图应，如图 2 所示。

本文借助半导体工艺及器件仿真方法，基于 28 nm 低功耗逻辑平台，分析了 PMOSFET 器件短沟道效应产生的机制，提出一种通过调整 pocket 离子注入工艺条件改善短沟道效应的方法。2 实验

图 3（a）所示为 PMOSFET 器件制作的基本工艺流程，主要包括如下步骤：（1）有源区（Active Area，AA）和浅沟槽隔离区（Shallow Trench Isolation，STI）制作；（2）阱的形成，主要是阱离子注入；（3）栅氧（gate oxide）绝缘层形成；（4） 多晶硅栅的形成；（5）侧墙 1（Spacer 1）的形成；（6）器件 pocket 和 LDD 离子注入；（7） LDD 后热处理；（8）SiGe 外延生长；（9）侧墙 2（Spacer 2）的形成；（10）器件源漏区域的离子注入；（11）源漏注入后热处理；（12）金属硅化物的形成；（13）接触电极的形成。

基于上述工艺流程，利用 Synopsys 公司 TCAD 软件 Sentaurus 中的 Sprocess 模块搭建 PMOSFET 器件结构模型，其中 pocket 区域采用磷（Ph，eng1， dose1）+砷（As，eng1，dose1）结合的离子注入方式。图 3（b）为 TCAD 搭建的 PMOSFET 器件结构模型。基于该结构模型，本文首先通过分析各种杂质的浓度分布澄清 PMOSFET 短沟道效应的产生机制，然后利用

Sentaurus 软件中的 Sdevice 模块，针对不同 pocket 离子注入条件分别进行 Vt roll-off 曲线仿真，确定优化 PMOSFET 器件短沟道效应的工艺条件。3 结果与讨论

3.1 PMOSFET 短沟道效应机理分析

图 4 为在 Ph，eng1，dose1 + As，eng1，dose1的 pocket 注入条件下 TCAD 仿真得到的 PMOSFET 器件 Vt 随沟道长度变化的曲线，即 Vt roll-off 曲线。由图可以看出，该器件的短沟道图 4 28 nm PMOSFET效应非常严重，当栅长小器件的 Vt roll-off 曲线于 0.054 μm 后，Vt 急剧减小。L＝0.054μm 和 L＝0.027μm 之间的 Vtsat 差值大于 200 mV。为明确上述问题的产生机理，图 5 给出 pocket+LDD 工艺中三种杂质 Ph、As、B 在热退火工艺前后的浓度分布。由图可以看出，由于 As 原子质量较大，扩散缓慢，热处理前后其位置没有发生明显变化。而 Ph 则发生了明显的扩散运动，热处理后主要聚集在侧墙/多晶硅下方的硅表面，即 LDD B 所在区域，这必将导致部分 Ph 和 B 相互中和。

（a）热退火工艺前

（b）热退火工艺后

（a）工艺流程 （b）TCAD 结构模型

图 3 28 nm PMOSFET 器件

图 5 P、As、B 三种杂质在热退火工艺前后的浓度分布

而 pocket 注入剂量又远低于 LDD 注入剂量，所以 LDD B 的作用基本不受影响，而 pocket Ph 的作用则被大大削弱，进而失去抑制器件短沟道效应的作用。

3.2 28 nm PMOSFET 短沟道效应优化

基于上述实验结果，为改善 PMOSFET 器件短沟道效应，应该降低 pocket 中 Ph 剂量，增加 As 剂量，但由于 As 原子质量较大，会对晶格造成更多损伤和缺陷，并且会增加载流子散射概率。因此pocket 注入不能完全去掉 Ph，只采用 As，最好的方式应该是优化 Ph 和 As 的能量和剂量组合。为此，本文进行了表 1 中五组实验条件的 TCAD 器件仿真

集成电路应用 第 36 卷 第 7 期（总第 310 期）2019 年 7 月 29

工艺与制造Process and Fabrication表 1 不同的 PMOSFET 器件 pocket 注入工艺条件

及 Vt 的提取，结果如图 5 所示。由图 5（a）可以看出，随着 As 注入剂量由 BL 的 dose1 增加到 Split2 的 dose3，PMOSFET 器件短沟道效应明显减弱。由图 5（b）可以看出，在剂量 dose3 条件下，随着 As 注入能量由 Split2 的 eng1 降低到 Split4 eng3，PMOSFET 器件短沟道效应得到进一步改善，特别是 Vtlin roll-off 曲线。但由于 As 能量和剂量的调整，导致 Split4 中长沟器件 Vt 也高于 BL 条件。为了在改善器件短沟道效应的同时，保持长沟 Vt 不变，我们尝试降低 Ph 剂量，经过多次优化后，最终由 BL 的 Ph dose1 降低到 Ph dose2，形成 Ph，eng1，dose2+As，eng3， dose3 的 pocket 注入条件，其对应的 Vt roll-off 曲线如图 6 所示。由该图可以看出，通过增加 pocket 中 As 剂量，降低 As 能量，同时减少 Ph 剂量可以在有效抑制 PMOSFET 器件短沟道效应的同时，保持长沟道器件 Vt 不变。

图 5 不同 pocket 注入条件下的 PMOSFET 器件

Vt roll-off 曲线

图 6 最优 pocket 注入条件下的 PMOSFET 器件

Vt roll-off 曲线

4 结语

本文借助半导体工艺及器件仿真工具，基于 28 nm 低功耗逻辑平台，针对 PMOSFET 器件短沟道效应的产生机理及优化方案进行了分析与研究。实验结果显示，PMOSFET 器件短沟道效应严重的主要原因是 pocket 工艺中注入的 Ph 经过热处理后大量聚集在 LDD 区域，进而被 B 中和，削弱了其抑制器件短沟道效应的作用。通过增加 pocket 注入 As 剂量，降低其能量，同时减小 Ph 注入剂量可以在有效改善 PMOSFET 器件短沟道效应的同时，保持长沟道器件 Vt 不变，为 28 nm PMOSFET 器件短沟道效应的抑制提供了一种可行的解决方案。

30 集成电路应用 第 36 卷 第 7 期（总第 310 期）2019 年 7 月

参考文献

[1] A.Hori,B.Mizuno.CMOS Device Technology

toward 50 nm Region Performance and Drain Architecture[J].International Electron Devices Meeting,1999:641-644.

[2] K.Roy,S.Mukhopadhyay,H.MAHMOODI-MEIMAND,

et al.Leakage current mechanisms and leakager eduction techniques in deep-sub micrometer CMOS circuits[J]. PROCEEDINGS OF THE IEEE,2003,91(2):305-327.

[3] Q.Xie,J.XU,Y.Taur.Review and critique

of analytic models of MOSFET hort-channel effects in subthreshold[J].IEEE TRANSACTIONS ON ELECTRON DEVICES,2012: 1569-1579.

[4] B.El-Kareh.Silicon Devices and Process

Integration[M].Springer Science+Business Media,LLC,2009.

[5] S.Wolf.Silicon processing for the VLSI

era, volume 3:the submicron MOSFET[M].California,USA:Lattice Press,1995.

[6] Y.Taur,T.H.NING.Fundamentals of Modern

VLSI Devices,2nd edition[M].Cambridge, UK:Cambridge University Press,2009.

[7] F.H.Gaensslen.Geometry effects of small

MOSFET devices[J].IBM J.Res.Dev.,1979, 23(6):682-688.

[8] D.J.Frank,R.H.Dennard,E.Nowak,et al.

Device scaling limits of Si MOSFETs and their application dependencies[J]. PROCEEDINGS OF THE IEEE,2001,89(3):258-288.

[9] T.N.Nguyen.Small-geometry MOS

transistors: Physics and modeling of surface and buried-channel MOSFETS[D].Stanford, CA: Ph.D.dissertation,Stanford Univ.,1984.

[10] C.C.HU.Scaling CMOS Devices Through

Alternative Structures[J].Science in China (Series F), 2001,44(1):1-7.

[11] C.C.HU.Modern Semiconductor Devices

for Integrated Circuits[M].China:China Science Publishing & Media LTD,2012.

[12] T.Hori.A 0.1-μm CMOS technology with

tilt-implanted punch through stopper (TIPS) [J].IEEE IEDM Tech.Dig.,1994:75.[13] H.CHEN,J.ZHAO,C.S. Teng,et al.Submicron

large-angle-tilt implanted drain technology for mixed-signal applications [J].IEEE IEDM Tech.Dig.,1994:91.