高速缓存位于主存与CPU之间的一级存储器，由静态存储芯片(SRAM) 组成，容量比较小,速度比主存高得多，接近于CPU的速度，单位成本比内存高。Cache存储了频繁访问内存的数据。
1.Cache原理、命中率、失效率
使用Cache改善系统性能的主要依据是程序的局部性原理
(1)程序局部性原理
时间局部性
当前访问的指令,不久的将来可能还会访问
空间局部性
当前访问了此条指令，有可能马上会访问它附近的指令
(2)命中率
访问的指令能够在Cache中找到，称之为命中。单位时间内在Cache中命中的数量与执行指令的数量比称为命中率。
Cache的访问命中率为h (通常1-h就是Cache的失效率)，Cache 的访问周期时间是t1,主存储器的
访问周期时间是t2,则整个系统的平均访存时间就是: t3=h*t1 +(1-h)*t2。
因篇幅问题不能全部显示，请点此查看更多更全内容
Copyright © 2019- bangwoyixia.com 版权所有 湘ICP备2023022004号-2
违法及侵权请联系：TEL:199 1889 7713 E-MAIL:2724546146@qq.com
本站由北京市万商天勤律师事务所王兴未律师提供法律服务